Использование протокола I2C. Подробное описание интерфейса I2C Интерфейс i2c описание

С номиналами от 10 Ом до 1 МОм);

1 Описание интерфейса I2C

Последовательный протокол обмена данными IIC (также называемый I2C - Inter-Integrated Circuits, межмикросхемное соединение) использует для передачи данных две двунаправленные линии связи, которые называются шина последовательных данных SDA (Serial Data) и шина тактирования SCL (Serial Clock) . Также имеются две линии для питания. Шины SDA и SCL подтягиваются к шине питания через резисторы.

В сети есть хотя бы одно ведущее устройство (Master) , которое инициализирует передачу данных и генерирует сигналы синхронизации. В сети также есть ведомые устройства (Slave) , которые передают данные по запросу ведущего. У каждого ведомого устройства есть уникальный адрес, по которому ведущий и обращается к нему. Адрес устройства указывается в паспорте (datasheet). К одной шине I2C может быть подключено до 127 устройств, в том числе несколько ведущих. К шине можно подключать устройства в процессе работы, т.е. она поддерживает «горячее подключение».

Давайте рассмотрим временную диаграмму обмена по протоколу I2C. Есть несколько различающихся вариантов, рассмотрим один из распространённых. Воспользуемся логическим анализатором, подключённым к шинам SCL и SDA.

Мастер инициирует обмен. Для этого он начинает генерировать тактовые импульсы и посылает их по линии SCL пачкой из 9-ти штук. Одновременно на линии данных SDA он выставляет адрес устройства , с которым необходимо установить связь, которые тактируются первыми 7-ми тактовыми импульсами (отсюда ограничение на диапазон адресов: 2 7 = 128 минус нулевой адрес). Следующий бит посылки - это код операции (чтение или запись) и ещё один бит - бит подтверждения (ACK), что ведомое устройство приняло запрос. Если бит подтверждения не пришёл, на этом обмен заканчивается. Или мастер продолжает посылать повторные запросы.

Это проиллюстрировано на рисунке ниже.. В первом случае, для примера, отключим ведомое устройство от шины. Видно, что мастер пытается установить связь с устройством с адресом 0x27, но не получает подтверждения (NAK). Обмен заканчивается.

Теперь подключим к шине I2C ведомое устройство и повторим операцию. Ситуация изменилась. На первый пакет с адресом пришло подтверждение (ACK) от ведомого. Обмен продолжился. Информация передаётся также 9-битовыми посылками, но теперь 8 битов занимают данные и 1 бит - бит подтверждения получения ведомым каждого байта данных. Если в какой-то момент связь оборвётся и бит подтверждения не придёт, мастер прекратит передачу.

2 Реализация I2C в Arduino

Arduino использует для работы по интерфейсу I2C два порта. Например, в Arduino UNO и Arduino Nano аналоговый порт A4 соответствует SDA, аналоговый порт A5 соответствует SCL.

Для других моделей плат соответствие выводов такое:

3 Библиотека "Wire" для работы с IIC

Для облегчения обмена данными с устройствами по шине I2C для Arduino написана стандартная библиотека Wire . Она имеет следующие функции:

4 Подключение I2C устройства к Arduino

Давайте посмотрим, как работать с шиной I2C с помощью Arduino.

Сначала соберём схему, как на рисунке. Будем управлять яркостью светодиода, используя цифровой 64-позиционный потенциометр AD5171 (см. техническое описание), который подключается к шине I2C. Адрес, по которому мы будем обращаться к потенциометру - 0x2c (44 в десятичной системе).

5 Управление устройством по шине IIC

Рассмотрим диаграммы информационного обмена с цифровым потенциометром AD5171, представленные в техническом описании:

Нас тут интересует диаграмма записи данных в регистр RDAC . Этот регистр используется для управления сопротивлением потенциометра.

Откроем из примеров библиотеки "Wire" скетч: Файл Образцы Wire digital_potentiometer . Загрузим его в память Arduino.

#include // подключаем библиотеку "Wire" byte val = 0; // значение для передачи потенциометру void setup() { Wire.begin(); // подключаемся к шине I2C как мастер } void loop() { Wire.beginTransmission(44); // начинаем обмен с устройством с I2C адресом "44" (0x2C) Wire.write(byte(0x00)); // посылаем инструкцию записи в регистр RDAC Wire.write(val); // задаём положение 64-позиционного потенциометра Wire.endTransmission(); // завершаем I2C передачу val++; // инкрементируем val на 1 if (val == 63) { // по достижении максимума потенциометра val = 0; // сбрасываем val } delay(500); }

После включения вы видите, как яркость светодиода циклически нарастает, а потом гаснет. При этом мы управляем потенциометром с помощью Arduino по шине I2C.

Интерфейс I2C

Основные технические характеристики

Интерфейс I2 C (Inter IС Bus - шина соединения микросхем) - синхронная последовательная шина, обеспечивающая двустороннюю передачу данных между подключенными устройствами по двум сигнальным линиям.

Шина ориентирована на 8-битные передачи.

Передача данных может быть как одноадресной, к выбранному устройству, так и широковещательной. Для выборки устройств используется 7-битная или 10-битной адресация.

Уровни сигналов - совместимые с логикой ТТЛ, КМОП, n-МОП, как с традиционным питанием +5 В так и с низковольтным (+3,3 В и ниже).

Скорость передачи данных до 3,4 Мбит/с. Поддержка подключения нескольких устройств.

Поддержка «горячего» подключения/ отключения и технологии РnР.

Интерфейс мультиплексный – во время обмена данными один «мастер» и один или несколько «подчиненных» устройств.

Основные термины, используемые при описании работы с шиной I2 C:

Передатчик – устройство, передающее данные по шине Приемник – устройство, получающее данные с шины

«Master» - устройство, которое инициирует передачу и формирует тактовый сигнал «Slave» - устройство, к которому обращается «Master»

Multi-«Master» - режим работы шины I2 C с более чем одним «Master» Арбитраж – процедура, гарантирующая, что только один «Master» управляет

шиной Синхронизация – процедура синхронизации тактового сигнала от двух или более

устройств

Протокол позволяет взаимодействовать на одной шине устройствам с различным быстродействием интерфейса. Требования к временным параметрам сигналов весьма свободные, так что на компьютерах и микроконтроллерах, не имеющих аппаратной поддержки шины I2 C, ее протокол может быть реализован даже чисто программно.

В I2 C определены три режима передачи: стандартный - Standard Mode (S)

Со скоростью 0-100 Кбит/с, быстрый - Fast Mode (F) - со скоростью 0-400 Кбит/с, и высокоскоростной - High speed (Hs) - со скоростью до 3,4 Мбит/с.

Режимы F и S логически работают одинаково, и для них используют обобщенное обозначение F/S.

Интерфейс I2 C использует две сигнальные линии: данных SDA (Serial Data) и синхронизации SCL (Serial Clock). В обменах участвуют два устройства - ведущее (master) и ведомое (slave). Ведущее и ведомое устройства могут выступать в роли и передатчика, и приемника данных. Протокол допускает наличие на шине нескольких ведущих устройств и имеет простой механизм арбитража (разрешения коллизий).

Протокол обмена для обычных устройств F/S иллюстрирует рис. Х.1. Обе сигнальные линии имеют нагрузочные резисторы, «подтягивающие» их уровень к напряжению питания. На устройстве к каждой линии подключен приемник и передатчик типа «открытый коллектор» («открытый сток»), у ведомого устройства передатчик на линии SCL не обязателен. Все одноименные передатчики соединяются по схеме «Монтажное И»: уровень в линии будет высоким, если все передатчики пассивны, и низким, если хоть у одного передатчика выходной транзистор открыт. В покое (Idle, исходное состояние шины) все передатчики пассивны. Синхронизацию задает ведущее устройство, но ведомое, если оно не имеет достаточного быстродействия, может замедлять обмен данными.

Начало любой передачи - условие Start - инициируется ведущим устройством, убедившимся в том, что шина свободна (высокий уровень сигналов SCL и SDA).

Условие Start (на диаграммах обозначается как S) - перевод сигнала SDA из высокого в низкий при высоком уровне SCL.

Завершается операция переводом сигнала SDA из низкого уровня в высокий при высоком уровне SCL - условие Stop (обозначается как Р), также вводящееся ведущим устройством.

Каждая посылка данных состоит из 8 бит данных, формируемых передатчиком, после чего передатчик на один такт освобождает линию данных для получения подтверждения.

Приемник во время девятого такта формирует бит подтверждения Ack, по которому передатчик убеждается, что передача прошла успешно. После передачи бита подтверждения ведомое устройство может задержать следующую посылку, удерживая линию SCL на низком уровне. Ведомое устройство в режимах F/S может замедлить передачу по шине и на уровне приема каждого бита, удерживая SCL на низком уровне после его спада, сформированного передатчиком. Поэтому ведущее устройство должно генерировать сигнал SCL, анализируя состояние этой линии: сняв этот сигнал, новый импульс (открытие ключа передатчика) оно имеет право вводить, лишь убедившись, что сигнал SCL вернулся в пассивное состояние (высокий уровень). В противном случае синхронизация будет потеряна. Сигнал SCL может быть растянут и другим устройством, пытающимся захватить шину в это же время. Тактовый сигнал SCL не обязательно будет равномерным: время его нахождения на низком уровне будет определяться максимальным временем, в котором его захочет удержать самое медленное из устройств, участвующих в данном обмене (даже и конфликтующих).

Адресация в шине I2C

Каждое устройство, подключённое к шине, может быть программно адресовано по уникальному адресу.

Для выбора приемника сообщения ведущий использует уникальный адресную компоненту в формате посылки. При использовании однотипных устройств, ИС часто имеют дополнительный селектор адреса, который может быть реализован как в виде дополнительных цифровых входов селектора адреса, так и в виде аналогового входа. При этом адреса таких однотипных устройств оказываются разнесены в адресном пространстве устройств, подключенных к шине.

В обычном режиме используется 7-битная адресация.

Процедура адресации на шине I2C заключается в том, что первый байт после сигнала СТАРТ определяет, какой ведомый адресуется ведущим для проведения цикла обмена. Исключение составляет адрес "Общего вызова", который адресует все устройства на шине. Когда используется этот адрес, все устройства в теории должны послать сигнал подтверждения. Однако, устройства могут обрабатывать "общий вызов" на практике встречаются редко.

Первые семь битов первого байта образуют адрес ведомого. Восьмой, младший бит, определяет направление пересылки данных. "Ноль" означает, что ведущий будет

записывать информацию в выбранного ведомого. "Единица" означает, что ведущий будет считывать информацию из ведомого.

После того, как адрес послан, каждое устройство в системе сравнивает первые семь бит после сигнала СТАРТ со своим адресом. При совпадении устройство полагает себя выбранным как ведомый-приёмник или как ведомый-передатчик, в зависимости от бита направления.

Адрес ведомого может состоять из фиксированной и программируемой части. Часто случается, что в системе будет несколько однотипных устройств (к примеру

ИМС памяти, или драйверов LED-индикаторов), поэтому при помощи программируемой части адреса становится возможным подключить к шине максимально возможное количество таких устройств. Количество программируемых бит в адресе зависит от количества свободных выводов микросхемы. Иногда используется один вывод с аналоговой установкой программируемого диапазона адресов, как это, к примеру, реализовано в ИМС SAA1064. При этом в зависимости от потенциала на этом адресном выводе ИМС, возможно смещение адресного пространства драйвера так, чтобы однотипные ИМС не конфликтовали между собой на общей шине.

Все ИМС, поддерживающие работу в стандарте шины I2C, имеют набор фиксированых адресов, перечень которых указан производителем в описаниях контроллеров.

В бытовой технике, телекоммуникационном оборудовании и промышленной электронике часто встречаются похожие решения, в, казалось бы, никак не связанных изделиях. Например, практически каждая система включает в себя:

• Некоторый “умный” узел управления, обычно однокристалльная микроЭВМ.
• Узлы общего назначения, такие как буферы ЖКИ, порты ввода/вывода, ОЗУ, ЭСПЗУ или преобразователи данных.
• Специфические узлы, такие как схемы цифровой настройки и обработки сигнала для радио- и видео- систем, или генераторы тонального набора для телефонии.

Для того, чтобы использовать эти общие решения к выгоде конструкторов и производителей (технологов), а также для увеличения эффективности аппаратуры и упрощения схемотехнических решений, Philips разработала простую двунаправленную двухпроводную шину для эффективного “межмикросхемного” (inter-IC) управления. Шина так и называется - InterIC, или IIC (I 2 C) шина. В настоящее время ассортимент продукции Philips включает более 150 КМОП и биполярных I 2 C-совместимых устройств, функционально предназначенных работы во всех трех вышеперечисленных категориях электронного оборудования. Все I 2 C-совместимые устройства имеют встроенный интерфейс, который позволяет им связываться друг с другом по шине I 2 C. Это конструкторское решение разрешает множество проблем сопряжения различных устройств, которые обычно возникают при разработке цифровых систем.

Вот некоторые достоинства шины I 2 C:

• Требуется только две линии - линия данных (SDA) и линия синхронизации (SCL) Каждое устройство, подключённое к шине, может быть программно адресовано по уникальному адресу. В каждый момент времени существует простое отношение ведущий/ведомый: ведущие могут работать как ведущий-передатчик и ведущий-приёмник.
• Шина позволяет иметь несколько ведущих, предоставляя средства для определения коллизий и арбитраж для предотвращения повреждения данных в ситуации, когда два или более ведущих одновременно начинают передачу данных В стандартном режиме обеспечивается передача последовательных 8-битных данных со скоростью до 100 кбит/с, и до 400 кбит/с в “быстром” режиме.
• Встроенный в микросхемы фильтр подавляет всплески, обеспечивая целостность данных.
• Максимальное допустимое количество микросхем, подсоединённых к одной шине, ограничивается максимальной емкостью шины 400 пФ.

Рис. 1 показывает два примера применения шины I 2 C.

1.1 Преимущества для конструктора

I 2 C-совместимые микросхемы позволяют ускорить процесс разработки от функциональной схемы до прототипа. Более того, поскольку такие микросхемы подключаются непосредственно к шине без каких-либо дополнительных цепей, появляется возможность модификации и модернизации системы прототипа путем подключения и отключения устройств от шины.

Вот некоторые достоинства I 2 C-совместимых микросхем, которые касаются конструкторов:

• Блоки на функциональной схеме соответствуют микросхемам, переход от функциональной схемы к принципиальной происходит быстро.
• Нет нужды разрабатывать шинные интерфейсы, т.к. шина уже интегрирована в микросхемы.
• Интегрированные адресация устройств и протокол передачи данных позволяют системе быть полностью программно определяемой.
• Одни и те же типы микросхем могут быть часто использованы в разных приложениях.
• Время разработки снижается, так как конструкторы быстро знакомятся с часто используемыми функциональными блоками и соответствующими микросхемами.
• Микросхемы могут быть добавлены или убраны из системы без оказывания влияния на другие микросхемы, подключенные к шине.
• Простая диагностика сбоев и отладка; нарушения в работе могут быть немедленно отслежены.
• Время разработки программного обеспечения может быть снижено за счет использования библиотеки повторно используемых программных модулей.

Помимо этих преимуществ, КМОП I2C-совместимые микросхемы предоставляют для конструкторов специальные решения, которые в частности привлекательны для портативного оборудования и систем с батарейным питанием:

• Крайне низкое потребление.
• Высокая стойкость к помехам.
• Широкий диапазон питающего напряжения.
• Широкий рабочий температурный диапазон.

Рисунок 1. Два примера применения I 2 C
(a)Высокоинтегрированный телевизор
(b) базовая станция радиотелефона стандарта DECT

1. Микроконтроллер
2. ФАПЧ синтезатор
3. Флеш-память
4. Декодер цвета
5. Стереодекодер звука
6. Улучшение сигнала картинки
7. HI-FI аудиопроцессор
8. Видеопроцессор
9. Одночиповый текст
10. Экранный дисплей
11. Генератор DTMF
12. Интерфейс телефонной линии
13. Кодек АДИКМ
14. Пакетный контроллер
15. Микроконтроллер

SDA - линия данных, SCL - линия синхронизации

1.2 Преимущества для технолога (производителя)

I 2 C-совместимые микросхемы не только помогают конструкторам, но и дают широкий диапазон преимуществ для технологов, потому что:

• Простая двухпроводная последовательная шина I 2 C минимизирует соединения между микросхемами; микросхемы имеют меньше контактов и требуется меньше дорожек, результат - печатные платы становятся менее дорогими и меньше по размеру.
• Полностью интегрированный I 2 C-протокол устраняет нужду в дешифраторах адреса и другой внешней мелкой логике.
• Возможность нескольких “ведущих” на I 2 C-шине позволяет ускорить тестирование и настройку оборудования при помощи подключения шины к компьютеру сборочной линии.
• Доступность I 2 C-совместимых микросхем в SO и VSO корпусах, а также в DIL корпусе снижает требования к размеру еще больше.

Это лишь некоторые преимущества. Кроме того, I 2 C-совместимые микросхемы увеличивают гибкость системы, позволяя простое конструирование вариантов оборудования и легкую модернизацию для того, чтобы поддерживать разработки на современном уровне. Таким образом, целое семейство оборудования может быть разработано, основываясь на базовой модели. Модернизация оборудования или расширение его функций (например, дополнительная память, дистанционное управление и т.п.) может быть произведена путем простого подключения соответствующей микросхемы к шине. Если требуется бoльшая ПЗУ, то дело лишь в выборе микроконтроллера к большим объемом ПЗУ из нашего ряда. Поскольку новые микросхемы могут замещать старые, легко добавлять новые свойства в оборудование или увеличивать его производительность путем простого отсоединения устаревшей микросхемы и подключения к шине новой.

1.3 ACCESS.bus

Двухпроводная природа шины и возможность программной адресации делает шину I 2 C идеальной платформой для ACCESS.bus (Рис. 2). Это более дешевая альтернатива интерфейсу RS-232C для подключения периферии к компьютеру при помощи простого 4-контактного коннектора. (См. Раздел 19.0)

Рисунок 2. ACCESS.bus - дешевая альтернатива интерфейсу RS-232C

2.0 Введение в спецификацию шины I 2 C

Для приложений 8-битного управления, использующих микроконтроллеры, могут быть установлены определенные конструкторские критерии:

• Полная система обычно состоит из по крайней мере одного микроконтроллера и других периферийных устройств, таких как память и порты ввода/вывода.
• Стоимость соединения различных устройств в системе должна быть минимизирована.
• Система, осуществляющая функции управления, не требует высокоскоростной передачи данных.
• Общая эффективность зависит от выбранных устройств и природы соединяющей шины.

Для того, чтобы разработать систему, удовлетворяющую этим критериям, необходима последовательная шина. Хотя последовательные шины не имеют пропускной способности параллельных шин, они требуют меньше соединений и меньше контактов микросхем. Однако, шина состоит не только из соединяющих проводов, она также включает в себя все форматы и процедуры для связи внутри системы.

Устройства, связывающиеся по шине, должны обладать неким протоколом, который упреждает все возможности столкновений, потери данных и блокирования информации. Быстрые устройства должны быть в состоянии связаться с медленными устройствами. Система не должна быть зависима от устройств, подключенных к ней, иначе модификации и улучшения станут невозможными. Также должна быть разработана процедура, устанавливающая, какое устройство управляет шиной и когда. Кроме того, если различные устройства с разными тактовыми частотами подключены к шине, должен быть определен источник синхронизации шины. Всем этим критериям удовлетворяет шина I 2 C.

3.0 Концепция шины I 2 C

Шина I2C поддерживает любую технологию изготовления микросхем (НМОП, КМОП, биполярную). Две линии, данных (SDA) и синхронизации (SCL) служат для переноса информации. Каждое устройство распознается по уникальному адресу - будь то микроконтроллер, ЖКИ буфер, память или интерфейс клавиатуры - и может работать как передатчик или приёмник, в зависимости от назначения устройства. Обычно ЖКИ буфер - только приёмник, а память может как принимать, так и передавать данные. Кроме того, устройства могут быть классифицированы как ведущие и ведомые при передаче данных (см. Табл 1). Ведущий - это устройство, которое инициирует передачу данных и вырабатывает сигналы синхронизации. При этом любое адресуемое устройство считается ведомым по отношению к ведущему.

Рисунок 3. Пример конфигурации шины I 2 C с двумя микроконтроллерами

1. Микроконтроллер А
2. Массив
3. ЖКИ драйвер
4. Статическая ОЗУ или ППЗУ
5. Микроконтроллер B

Шина I 2 C допускает несколько ведущих. Это означает, что более чем одно устройство, способное управлять шиной, может быть подключено к ней. Поскольку в качестве ведущих обычно выступают микроконтроллеры, давайте рассмотрим пример пересылки данных между двумя микроконтроллерами, подключенными к шине (рис 3). Пример покажет взаимоотношения передатчик-приемник и ведущий-ведомый, существующие в шине I 2 C. Необходимо заметить, что эти отношения не постоянны, а зависят только от направления пересылки данных в данный момент времени. Пересылка данных будет происходить следующим образом:

1. Пусть микроконтроллер А желает послать информацию в микроконтроллер В:
   • микроконтроллер А (ведущий-передатчик) посылает данные микроконтроллеру В (ведомый-приёмник)
2. Пусть микроконтроллер А желает принять информацию от микроконтроллера В:
   • микроконтроллер А (ведущий) адресует микроконтроллер В (ведомый)
   • микроконтроллер А (ведущий-приемник) принимает данные от микроконтроллера В (ведомый-передатчик)
   • микроконтроллер А заканчивает пересылку

В обоих случаях ведущий (микроконтроллер А) генерирует синхроимпульсы и заканчивает пересылку.

Возможность подключения более одного микроконтроллера к шине означает, что более чем один ведущий может попытаться начать пересылку в один и тот же момент времени. Для устранения хаоса, который может возникнуть в данном случае, разработана процедура арбитража. Эта процедура основана на том, что все I 2 C-устройства подключаются к шине по правилу монтажного И. Подробнее об арбитраже см. Раздел 7.0.

Генерация синхросигнала - это всегда обязанность ведущего; каждый ведущий генерирует свой собственный сигнал синхронизации при пересылке данных по шине. Сигнал синхронизации может быть изменен только если он “вытягивается” медленным ведомым устройством (путем удержания линии в низком состоянии), или другим ведущим, если происходит столкновение.

4.0 Общие параметры

Как SDA, так и SCL являются двунаправленными линиями, подсоединенными к положительному источнику питания через подтягивающий резистор (см. Рис 4). Когда шина свободна, обе линии находятся в ВЫСОКОМ положении. Выходные каскады устройств, подключенных к шине, должны иметь открытый сток или открытый коллектор для обеспечения функции монтажного И. Данные по шине I 2 C могут передаваться со скоростю до 100 кбит/с в стандартном режиме, и до 400 кбит/с в “быстром” режиме. Количество устройств, подключенных к шине, определяется единственным параметром - емкостью линии (до 400 пф).

Рисунок 4. Подключение I 2 C-устройств к шине

1. SDA (линия данных)
2. SCL (линия синхронизации)
3. Выход синхронизации
4. Вход синхронизации
5. Выход данных
6. Вход данных
7. Подтягивающие резисторы
8. Напряжение питания

5.0 Пересылка бита

Вследствие различных технологий микросхем (КМОП, НМОП, биполярная), которые могут быть подключены к шине, уровни логического нуля (“НИЗКИЙ”) и логической еденицы (“ВЫСОКИЙ”) не фиксированы и зависят от соответствующего уровня Vdd (см. Раздел 15.0 для электрических параметров). Один синхроимпульс генерируется на каждый пересылаемый бит.

5.1 Валидность данных

Данные на линии SDA должны быть стабильными в течение ВЫСОКОГО периода синхроимпульса. ВЫСОКОЕ или НИЗКОЕ состояние линии данных должно меняться, только если линия синхронизации в состоянии НИЗКОЕ (см. Рис 5).

Рисунок 5. Пересылка бита в шине I 2 C

1. Линия данных находится в стабильном состоянии, данные определены
2. Допускается изменение данных

5.2 Сигналы START и STOP

Специальные ситуации на шине отмечают сигналы START и STOP (см. Рис 6).

Переход линии SDA из ВЫСОКОГО состояния в НИЗКОЕ, в то время как SCL находится в ВЫСОКОМ состоянии означает START.

Переход линии SDA из НИЗКОГО состояния в ВЫСОКОЕ при SCL в ВЫСОКОМ состоянии означает STOP.

Сигналы СТАРТ и СТОП всегда вырабатываются ведущим. Считается, что шина занята после сигнала СТАРТ. Шина считается освободившейся через определенное время после сигнала СТОП.

Определение сигналов СТАРТ и СТОП устройствами, подключенными к шине достаточно легко, если в них встроены необходимые цепи. Однако микроконтроллеры без таковых цепей должны осуществлять считывание значения линии SDA как минимум дважды за период синхронизации для того, чтобы определить переход состояния.

Рисунок 6. Сигналы СТАРТ и СТОП

1. Сигнал СТАРТ
2. Сигнал СТОП

6.1 Формат байта

Каждый байт, передаваемый по линии SDA, должен состоять из 8 бит. Количество байт, передаваемых за один сеанс связи неограничено. Каждый байт должен оканчиваться битом подтверждения. Данные передаются, начиная с наиболее значащего бита (см. Рис. 7). Если приёмник не может принять еще один целый байт, пока он не выполнит какую-либо другую функцию (например, обслужит внутреннее прерывание), он может удерживать линию SCL в НИЗКОМ состоянии, переводя передатчик в состояние ожидания. Пересылка данных продолжается, когда приёмник будет готов к следующему байту и отпустит линию SCL.

В некоторых случаях, необходимо использовать другой формат данных (например, CBUS). Посылка, которая передается с таким адресом, может быть закончена выдачей сигнала СТОП, даже если это происходит во время передачи байта. В этом случае подтверждение не генерируется (см. Раздел 9.1.3).

Рисунок 7. Пересылка данных по шине I 2 C

1. Сигнал СТАРТ
2. Старший разряд байта
3. Сигнал подтверждения от приёмника
4. Прием байта завершен. Прерывание внутри приемника
5. Синхролиния удерживается в низком состоянии, пока обслуживается прерывание
6. Сигнал подтверждения от приемника
7. Сигнал СТОП

6.2 Подтверждение

Подтверждение при передаче данных обязательно. Соответствующий испульс синхронизации генерируется ведущим. Передатчик отпускает (ВЫСОКОЕ) линию SDA в течение синхроимпульса подтверждения. Приёмник должен удерживать линию SDA в течение ВЫСОКОГО состояния синхроимпульса подтверждения в стабильно НИЗКОМ состоянии (рис. 8). Конечно, время установки и удержания также должны быть приняты во внимание (Электрические и временные параметры).

Обычно, приёмник, который был адресован, обязан генерировать подтверждение после каждого принятого байта, исключая те случаи, когда посылка начинается с адреса CBUS (см. Совместимость с CBUS).

В том случае, когда ведомый-приёмник не может подтвердить свой адрес (например, когда он выполняет в данный момент какие-либо функции реального времени), линия данных должна быть оставлена в ВЫСОКОМ состоянии. После этого ведущий может выдать сигнал СТОП для прерывания пересылки данных.

Если ведомый-приёмник подтвердил свой адрес, но через некоторое время больше не может принимать данные, ведущий также должен прервать пересылку. Для этого ведомый не подтверждает следующий байт, оставляет линию данных в ВЫСОКОМ состоянии и ведущий генерирует сигнал СТОП.

Если в пересылке участвует ведущий-приёмник, то он должен сообщить об окончании передачи ведомому-передатчику путем не подтверждения последнего байта. Ведомый-передатчик должен освободить линию данных для того, чтобы позволить ведущему выдать сигнал СТОП или повторить сигнал СТАРТ.

Рисунок 8. Подтверждение

1. Данные, переданные передатчиком
2. Данные, переданные приёмником
3. SCL от ведущего
4. Сигнал СТАРТ
5. Синхроимпульс подтверждения

7.1 Синхронизация

При передаче посылок по шине I 2 C каждый ведущий генерирует свой синхросигнал на линии SCL. Данные действительны только во время ВЫСОКОГО состояния синхроимпульса.

Синхронизация выполняется с использованием подключения к линии SCL по правилу монтажного И. Это означает, что вследствие перехода линии SCL из ВЫСОКОГО состояния в НИЗКОЕ, вызванного переходом синхросигнала одного из устройств в НИЗКОЕ состояние, произойдет также переход синхросигнала другого устройства в НИЗКОЕ состояние.

Это состояние линии SCL удерживается до тех пор, пока не будет достигнуто ВЫСОКОЕ состояние внутреннего синхросигнала одного из устройств (рис. 9). Однако, переход из НИЗКОГО состояния в ВЫСОКОЕ синхросигнала может не вызвать аналогичный переход на линии SCL, если синхросигнал другого устройства все еще находится в НИЗКОМ состоянии. Таким образом, линия SCL будет находиться в НИЗКОМ состоянии на протяжении самого длинного НИЗКОГО периода из двух синхросигналов. Устройства с более коротким НИЗКИМ периодом будут входить в состояние ожидания на время, пока не кончится длинный период.

Когда у всех задействованных устройств кончится НИЗКИЙ период синхросигнала, линия SCL перейдет в ВЫСОКОЕ состояние. Все устройства начнут проходить ВЫСОКИЙ период своих синхросигналов. Первое устройство, у которого кончится этот период, снова установит линию SCL в НИЗКОЕ состояние.

Таким образом, НИЗКИЙ период синхролинии SCL определяется наидлиннейшим периодом синхронизации из всех задействованных устройств, а ВЫСОКИЙ период определяется самым коротким периодом синхронизации устройств.

Рисунок 9. Синхронизация во время арбитража

1. Состояние ожидания
2. Начало отсчета ВЫСОКОГО периода синхроимпульса

7.2 Арбитраж

Ведущий может начинать пересылку данных только если шина свободна. Два и более ведущих могут сгенерировать сигнал СТАРТ за время минимального удерживания (Thd;sta), что ведет к определенному сигналу СТАРТ на шине.

Арбитраж происходит на шине SDA, в периоды, когда шина SCL находится в ВЫСОКОМ состоянии. Если один ведущий передает на линию данных НИЗКИЙ уровень, в то время как другой - ВЫСОКИЙ, то последний отключается от линии, так как состояние SDL (НИЗКОЕ) не соответствует ВЫСОКОМУ состоянию его внутренней линии данных.

Арбитраж может продолжаться на протяжении нескольких бит. Так как сначала передается адрес, а потом данные (см. Разделы 7-битная адресация и 10-битная адресация), то арбитраж может продолжаться до окончания адреса, а если ведущие адресуют одно и то же устройство, то в арбитраже будут участвовать и данные. Вследствие такой схемы арбитража при столкновении данные не теряются.

Ведущему, проигравшему арбитраж, разрешается выдавать синхроимпульсы на шину SCL до конца байта, в течение которого был потерян доступ.

Если в устройство ведущего также встроены и функции ведомого и он проигрывает арбитраж на стадии передачи адреса, то он немедленно должен переключиться в режим ведомого, так как выигравший арбитраж ведущий мог адресовать его.

Рисунок 10 показывает процедуру арбитража двух ведущих. Конечно, большее количество ведущих может быть вовлечено в процесс. В момент, когда обнаруживается различие между уровнем внутренней линии данных и SDA, выход первого ведущего принимает ВЫСОКОЕ значение, не влияя таким образом на пересылку данных выигравшего ведущего.

Вследствие того, что арбитраж зависит только от адреса и данных, передаваемых соревнующимися ведущими, не существует центрального ведущего, а также приоритетного доступа к шине.

Особое внимание следует обратить на ситуацию, когда во время арбитражной процедуры на шину передается повторный сигнал СТАРТ или сигнал СТОП. Если существует возможность возникновения такой ситуации, то ведущие должны послать повторный сигнал СТАРТ или сигнал СТОП в одних и тех же позициях кадра. Другими словами, арбитраж запрещен между:

• повторным сигналом СТАРТ и битом данных
• сигналом СТОП и битом данных
• повторным сигналом СТАРТ и сигналом СТОП

Рисунок 10. Арбитраж между двумя ведущими

* передатчик 1 проигрывает арбитраж - его линия данных не совпадает с SDA

7.3 Использование механизма синхронизации как процедуры управления связью

Кроме использования в процедуре арбитража, механизм синхронизации может быть использован приемниками как средство управления пересылкой данных на байтовом и битовом уровнях.

На уровне байта, если устройство может принимать байты данных с большой скоростью, но требует определенное время для сохранения принятого байта или подготовки к приему следующего, то оно может удерживать линию SCL в НИЗКОМ состоянии после приема и подтверждения байта, переводя таким образом передатчик в состояние ожидания.

На уровне битов, устройство такое как микроконтроллер без встроенных аппаратных цепей I2C или с ограниченными цепями может замедлить частоту синхроимпульсов путем продления их НИЗКОГО периода. Таким образом скорость передачи любого ведущего адаптируется к скорости медленного устройства.

Рисунок 11. Посылка данных

1. Сигнал СТАРТ
2. Адрес
3. Бит направления (R/W^)
4. Подтверждение
5. Данные
6. Сигнал СТОП

8.0 Форматы с 7-битным адресом

Посылки данных происходят в формате, показанном на рис. 11. После сигнала СТАРТ посылается адрес ведомого. После 7 бит адреса следует бит направления данных (R/W^), “ноль” означает передачу (запись), а “единица” - прием (чтение). Пересылка данных всегда заканчивается сигналом СТОП, генерируемым ведущим. Однако, если ведущий желает оставаться на шине дальше, он должен выдать повторный сигнал СТАРТ и затем адрес следующего устройства. При таком формате посылки возможны различные комбинации чтения/записи.

Возможные форматы:

• Ведущий-передатчик передает ведомому-приёмнику. Направление пересылки данных не изменяется
• Ведущий читает ведомого немедленно после пересылки первого байта (рис. 13). В момент первого подтверждения ведущий-передатчик становится ведущим-приёмником и ведомый-приёмник становится ведомым-передатчиком.
• Подтверждение тем не менее генерируется ведомым. Сигнал СТОП генерируется ведущим
• Комбинированный формат (рис. 14). При изменении направления пересылки данных повторяется сигнал СТАРТ и адрес ведомого, но бит направления данных инвертируется. Если ведущий-приёмник посылает повторный сигнал СТАРТ, он обязан предварительно послать сигнал неподтверждения.

Рисунок 12. Ведущий-передатчик адресует ведомого-приемника 7-битным адресом. Направление пересылки не изменяется

1. От ведущего к ведомому
2. От ведомого к ведущему
3. Адрес ведомого
4. Бит направления
5. Данные
6. Пересылаемые данные (n байт + подтверждение)
7. А - Подтверждение
8. Неподтверждение
9. Сигнал СТАРТ
10. Сигнал СТОП

Рисунок 13. Ведущий читает из ведомого непосредственно после первого байта

Рисунок 14. Комбинированный формат

1. Адрес ведомого
2. Чтение или запись
3. n байтов + подтверждения
4. Сигнал повторного СТАРТА
5. Направление пересылки может измениться в этой точке
6. Направление пересылки данных и битов подтверждения зависит от битов направления

ПРИМЕЧАНИЯ:

1. Комбинированные форматы могут быть использованы, например, для управления последовательной памятью. Во время первого байта данных можно передавать адрес в памяти, который записывается во внутреннюю защелку. После повторения сигнала СТАРТа и адреса ведомого выдаются данные из памяти.
2. Все решения об авто-инкременте или декременте адреса, к которому произошел предыдущий доступ, принимаются конструктором устройства
3. Каждый байт завершается битом подтверждения, обозначенным А или А^ на рисунках
4. I 2 C-совместимые устройства должны сбрасывать логику шины при получении сигнала СТАРТ или повторный СТАРТ и подготавливаться к приему адреса.

9.0 7-битная адресация

(см. 10-битная адресация).

Процедура адресации на шине I2C заключается в том, что первый байт после сигнала СТАРТ определяет, какой ведомый выбирается ведущим для работы. Исключение составляет адрес “Общего вызова”, который адресует все устройства на шине. Когда используется этот адрес, все устройства в теории должны послать сигнал подтверждения. Однако, устройства могут быть сделаны игнорирующими этот адрес. Второй байт посылки общего вызова определяет действие, которое должны произвести устройства. Более подробно процедура описана в разделе Назначение битов первого байта.

9.1 Назначение битов первого байта

Первые семь битов первого байта образуют адрес ведомого (см. Рис 15). Восьмой, младший бит, определяет направление пересылки данных. “Ноль” означает, что ведущий будет записывать информацию в выбранного ведомого. “Единица” означает, что ведущий будет считывать информацию из ведомого.

Рисунок 15. Первый байт после сигнала СТАРТ

1. Старший разряд
2. Младший разряд
3. Адрес ведомого

После того, как адрес послан, каждое устройство в системе сравнивает первые семь бит после сигнала СТАРТ со своим адресом. При совпадении устройство полагает себя выбранным как ведомый-приёмник или как ведомый-передатчик, в зависимости от бита направления.

Адрес ведомого может состоять из фиксированной и программируемой частей. Вероятно, что в системе будет несколько таких одинаковых устройств, поэтому при помощи программируемой части адреса становится возможным подключить к шине максимально возможное количество таких устройств. Количество программируемых бит в адресе зависит от количества свободных выводов микросхемы. Например, если устройство имеет 4 фиксированных и 3 программируемых адресных битов, всего 8 одинаковых устройств может быть подключено к шине.

Комитет I 2 C координирует выделение I 2 C адресов. Дальнейшая информация может быть получена у представителей Philips, указанных на обложке. Две группы по восемь адресов (0000ХХХ и 1111ХХХ) зарезервированы для целей, указанных в таблице 2. Комбинация бит 11110ХХ адреса зарезервирована для 10-битной адресации (см. Раздел 13.0).

Примечания:

1. Устройствам запрещается подтверждать прием байта СТАРТА
2. Адрес CBUS зарезервирован для того, чтобы можно было использовать CBUS-совместимые и I 2 C-совместимые устройства в одной системе. I 2 C-совместимым устройствам запрещается реагировать на прием этого адреса.
3. Адрес, зарезервированный для шин другого формата также предназначен для смешанного использования различных протоколов. Отвечать на прием этого адреса могут только устройства, умеющие работать с другим форматом.

9.1.1. Адрес общего вызова

Адрес общего вызова адресует все устройства на шине. Однако, если устройству не нужны какие-либо данные, которые могут быть переданы по общему вызову, оно может игнорировать обращение путем не выдачи подтверждения. Если устройству нужны данные общего вызова, оно генерирует подтверждение и становится ведомым-приёмником. Второй и последующий байты должны подтверждаться каждым ведомым-приёмником, способным обработать эти данные. Есть ведомый не может обработать один из байтов, он не генерирует подтверждение. Значение посылки общего вызова всегда определяется вторым байтом (рис. 16).

Существуют два варианта:

• когда бит направления второго байта равен нулю
• когда бит направления второго байта равен единице

Когда бит “0” второй байт обладает следующим значением:

• 00000110. Сбросить устройство и записать программируемую часть адреса. При получении этой посылки все устройства сбрасываются и перечитывают программируемую часть их адресов. Перед выдачей команды необходимо убедиться, что устройства после подачи питания не удерживают линии шины в низком состоянии
• 00000100. Записать программируемую часть адреса. Все устройства, имеющие возможность задания программируемой части адреса защелкивают текущее значение адреса при принятии этой команды. Устройства не сбрасываются
• 00000000. Этот код недопустим для использования в качестве второго байта

Последовательности процедуры программирования опубликованы в соответствующих ТУ.

Остальные коды не установлены и устройства должны игнорировать их.

Когда бит “1” двухбайтовая последовательность называется “аппаратный общий вызов”. Это означает, что последовательность передана аппаратным ведущим устройством (таким как сканер клавиатуры), которое не может быть запрограммировано на выдачу конкретного адреса ведомого. Поскольку аппаратный ведущий не знает, какому устройству передается посылка, он может только сгенерировать аппаратный общий вызов и свой собственный адрес - идентифицируя себя для системы (рис. 17).

Семь битов, остающихся во втором байте, содержат адрес аппаратного ведущего. Этот адрес распознается умным устройством (микроконтроллером), которое потом будет получать информацию от аппаратного ведущего. Если последний также может работать как ведомый, его адрес совпадает с адресом ведущего.

С другой стороны в некоторых системах аппаратный ведущий-передатчик устанавливается в режим ведомого-приёмника сразу после сброса. Таким способом, ведущий, конфигурирующий систему, может сообщить аппаратному ведущему (который находится в режиме ведомый-приемник), на какой адрес должны посылаться данные (рис. 18) После этой процедуры аппаратный ведущий остаётся в режиме ведущий-передатчик.

Рисунок 16. Формат адреса общего вызова

1. Первый байт
2. Второй байт
3. Младший разряд

Рисунок 17. Пересылка данных из аппаратного ведущего-передатчика

1. Адрес общего вызова
2. Второй байт
3. N байт + подтверждение

Рисунок 18. Передача данных аппаратным ведущим, способным пересылать данные непосредственно ведомым устройствам
(а) Конфигурирующий ведущий посылает адрес начала данных к аппаратному ведущему
(b) Аппаратный ведущий посылает данные выбранному ведомому

1. Адрес аппаратного ведущего
2. Запись
3. Адрес начала данных для аппаратного ведущего
4. Адрес начала данных от аппаратного ведущего
5. n байт + подтверждение

9.1.2 Байт СТАРТА

Микроконтроллеры могут быть подключены к шине двумя способами. Микроконтроллер с встроенными шинными цепями разгружен и только реагирует при помощи прерываний на события, происходящие на шине, в то время как микроконтроллер без таких цепей должен постоянно отслеживать состояние шины программным способом. Очевидно, что чем больше времени процессор тратит на обслуживание шины, тем меньше у него остается на основную задачу. Вследствие этого возникает разница между быстрыми аппаратными устройствами и медленными микроконтроллерами, полагающимися на программный опрос.

В этом случае посылка данных может начинаться со стартовой процедуры, которая много дольше, чем обычный сигнал СТАРТ (рис. 19). Процедура старта состоит из

• Сигнала СТАРТ
• Байта СТАРТА
• Импульса подтверждения
• Повторного сигнала СТАРТ

Ведущий-передатчик после обычного сигнала СТАРТ передает байт СТАРТА (00000001). Микроконтроллер поэтому может отслеживать линию SDA с меньшей частотой, пока не обнаружит последовательность из семи нулей, по сути - НИЗКИЙ уровень на SDA на протяжении семи тактовых импульсов. После обнаружения этой последовательности микроконтроллер может переключится на более высокую частоту опроса шины, для того чтобы обнаружить повторный сигнал СТАРТ.

Аппаратный приёмник I 2 C сбросится при приёме повторного сигнала СТАРТ и поэтому проигнорирует байт СТАРТА.

После байта СТАРТА генерируется тактовый импульс для подтверждения. Он присутствует только для совместимости с форматом байта. Устройствам запрещается подтверждать прием байта СТАРТА.

9.1.3 Совместимость с CBUS

Приёмники CBUS могут быть подключены к шине I2C. Однако, при этом должна быть введена третья линия DLEN и бит подтверждения должен быть опущен. Обычно посылки I2C состоят из 8-битовых байтов, в то время как CBUS-совместимые устройства обладают другим форматом.

В смешанной шине I 2 C-совместимые устройства не должны отвечать на посылки формата CBUS. Для этого зарезервирован специальный адрес CBUS (0000001Х). После передачи адрес CBUS линия DLEN может быть сделана активной и посылается посылка формата CBUS (рис. 20). После сигнала СТОП все устройства опять готовы принимать данные.

Ведущие-передатчики могут посылать данные в CBUS формате после посылки адреса CBUS. Передача заканчивается сигналом СТОП, распознаваемым всеми устройствами.

ПРИМЕЧАНИЕ:
Если конфигурация шины CBUS известна и расширение CBUS-совместимых устройств не предусматривается, конструктору разрешается устанавливать время удержания (??? DLEN?), руководствуясь конкретными требованиями используемых устройств.

Рисунок 19. Процедура байта СТАРТА

1. Байт СТАРТА
2. Фальшивое подтверждение (ВЫСОКОЕ)
3. Сигнал СТАРТ (S)
4. Сигнал повторный СТАРТ (Sr)

Рисунок 20. Формат данных при посылках с CBUS передатчиком/приемником

1. Сигнал СТАРТ
2. Адрес CBUS
3. Бит направления передачи
4. Синхроимпульс подтверждения
5. n бит данных
6. Сигнал СТОП

10.0 Электрические параметры устройств I 2 C

Электрические параметры ввода/вывода I2C-совместимых устройств и характеристики подключенных к ним линий шины приведены в таблицах 3 и 4 раздела 15.0

I 2 C-устройства с фиксированными входными уровнями 1.5 В и 3 В могут иметь свои собственные питающие напряжения. Подтягивающие резисторы должны быть подключены к источнику 5 В ± 10% (рис. 21). I2C-устройства с входными уровнями, зависящими от напряжения питания должны иметь одну общую линию питания, к которой также должен быть подключен подтягивающий резистор (рис. 22).

Когда устройства с фиксированным входным уровнем смешаны с устройствами с относительным входным уровнем, последние должны быть подключены к одной общей линии питания 5 В ±10% и должны иметь подтягивающие резисторы, подключенные к SDA и SCL контактам как показано на рис 23.

Входные уровни определяются следующим образом:

• шумовая граница НИЗКОГО уровня есть 0.1 от напряжения питания
• шумовая граница ВЫСОКОГО уровня есть 0.2 от напряжения питания

Как показано на рис. 24, последовательно включенные резисторы Rs (например, 300 Ом) могут быть использованы для защиты от высоковольтных выбросов напряжения на линиях шины.

Рисунок 21. Подключение устройств с фиксированным входным уровнем к шине I 2 C

Рисунок 22. Подключение устройств с широким диапазоном питания к шине I 2 C

Рисунок 23. Подключение устройств с относительным (Vdd1) уровнем входного напряжения и фиксированным входным уровнем (Vdd2-4) к шине I 2 C

Рисунок 24. Последовательные резисторы Rs для защиты от высоковольтных выбросов

10.1 Максимальные и минимальные значения для резисторов Rp и Rs

Для I 2 C-устройств в стандартном режиме величины резисторов зависят от следующих параметров:

• Напряжение питания
• Емкость шины
• Количество подключенных устройств (входной ток + ток утечки)

Величина питающего напряжения ограничивает минимальное значение Rp вследствие ограниченного минимального тока выходных каскадов (3 мА) при Volmax=0.4 В. Vdd как функция Rpmin показана на рис. 25.
Желаемая шумовая граница 0.1Vdd для НИЗКОГО уровня ограничивает максимальное значение Rs. Rsmax как функция от Rp показано на рис. 25.

Емкость шины состоит из общей емкости проводов, подключенных портов и контактов. Эта емкость ограничивает максимальное значение Rp вследствие ограничений на время установления (фронта). Рис. 27 показывает Rpmax как функцию от емкости шины.

Рисунок 28. Общий ток при напряжении ВЫСОКОГО уровня как функция максимального значения Rp при параметре - Vdd

11.0 Дополнения к спецификации шины I 2 C

Шина I 2 C со скоростью передачи данных 100 кбит/с и 7-битным адресом существует уже на протяжении более 10 лет в неизменном виде. Концепция принята повсеместно как стандарт для сотен типов микросхем, выпускаемых фирмой Philips и другими поставщиками. В настоящее время спецификация шины I 2 C дополнена следующими вещами:

• Быстрый режим, позволяющий в четыре раза увеличить скорость передачи данных
• 10-битная адресация, позволяющая использовать 1024 дополнительных адресов

Существуют две причины, ради которых были сделаны эти дополнения:

• Новые приложения нуждаются в пересылке больших объемов информации, следовательно требуется большая пропускная способность шины. Улучшенная технология производства микросхем позволила в четыре раза увеличить скорость передачи данных без изменения себестоимости изделия.
• Большинство из 112 адресов, допустимых при 7-битной адресации, уже были использованы более чем один раз. Для предотвращения проблем с размещением адресов новых устройств, желательно иметь большее количество адресных комбинаций. Примерно десятикратное увеличение количества доступных адресов получено при использовании новой 10-битной адресации.

Все новые устройства с I 2 C интерфейсом работают в быстром режиме. Предпочтительно, они должны уметь принимать и/или передавать данные на скорости 400 кбит/с. Как минимум они должны быть способны входить в синхронизацию в быстром режиме, с тем чтобы снизить скорость передачи (путем удлиннения НИЗКОГО периода SCL) до допустимой величины. Быстрые устройства должны быть совместимы снизу-вверх, что означает их способность работать со стандартными устройствами по медленной шине.

Очевидно, что стандартные устройства не способны работать в быстрой шине, потому что они не могут синхронизироваться на высокой скорости и их состояние станет непредсказуемым.

Ведомые быстрые устройства могут обладать как 7-битным, так и 10-битным адресом. Однако, 7-битный адрес более предпочтителен, так как его аппаратная реализация более проста и длина посылки меньше.

Устройства с 7-битным и 10-битным адресами могут одновременно использоваться на одной шине, независимо от скорости передачи. Как существующие, так и будущие ведущие смогут генерировать и 7-битные, и 10-битные адреса.

12.0 Быстрый режим

В быстром режиме протокол, формат, логические уровни и максимальная емкостная нагрузка линий шины остается неизменными. Изменения в спецификации таковы:

• максимальная скорость передачи возросла до 400 кбит/с
• Синхронизация SDA и SCL линий была изменена. Не требуется совместимости с CBUS-устройствами, так как они не могут работать на высоких скоростях
• Входные цепи быстрых устройств должны иметь встроенное подавление выбросов и триггер Шмитта на обоих линиях
• Выходной буфер быстрых устройств должен иметь каскад с управлением временем заднего фронта линий SDA и SCL
• Если источник напряжения питания быстрых устройств выключается, линии должны переходить в третье состояние
• Внешние подтягивающие устройства, подключенные к линиям шины должны быть изменены для обеспечения допустимого времени нарастания переднего фронта. Для нагрузок шины до 200 пФ это подтягивающее устройство может быть простым резистором, а для нагрузок от 200 пФ до 400 пФ это должен быть источник тока (3 мА максимум) или схема на переключаемых резисторах, показанная на рис. 37

13.0 10-битная адресация

10-битная адресация не меняет формат шины. Для этого используется зарезервированная адресная комбинация 1111ХХХ первых семи бит первого байта (см. Раздел 9.1 ). 10-битная адресация не влияет на существующую 7-битную адресацию. Устройства с 7-битной и 10-битной адресацией могут быть подключены к одной шине.

Хотя имеются восемь возможных комбинаций последовательности 1111ХХХ, из них используются только четыре - 11110ХХ. Комбинации типа 11111ХХ зарезервированы для дальнейших улучшений шины.

13.1 Назначение битов первых двух байтов

10-битный адрес формируется из первых двух байтов. Первые семь бит первого байта являются комбинацией вида 11110ХХ, где два младших бита (ХХ) являются двумя старшими (9 и 8) битами 10-битного адреса; восьмой бит первого байта - бит направления. “Ноль” в этом бите означает, что ведущий собирается записывать информацию в ведомого, а “единица” - что ведущий будет считывать информацию из ведомого.

Если бит направления равен “нулю”, то второй байт содержит оставшиеся 8 бит 10-битного адреса. Если бит направления равен “единице”, то следующий байт содержит данные, переданные с ведомого ведущему.

13.2 10-битные форматы

Возможны различные комбинации форматов 10-битных посылок:

• Ведущий-передатчик передает информацию ведомому-приемнику (рис 29). Направление пересылки не меняется. Когда за сигалом СТАРТ появляется начало 10-битного адреса, каждый ведомый на шине сравнивает первые семь бит первого байта со своим собственным адресом и удостоверяется, что бит направления равен “нулю”. Допустимо, чтобы более одного устройства обнаружили совпадение и сгенерировали сигнал подтверждения (А1). Все ведомые с совпавшими адресами продолжают сравнивать последующие 8 бит адреса, и только одно устройство обнаруживает совпадение и генерирует подтверждение (А2). Это устройство остается выбранным, пока ведущий не пошлет сигнал СТОП или сигнал повторного СТАРТА с другим адресом.
• Ведущий-приемник принимает данные от ведомого-передатчика. Направление передачи меняется после второго бита направления (рис. 30). Процедура идентична вышеописанной вплоть до момента второго подтверждения (А2). Далее передается сигнал повторного СТАРТА. Выбранный ведомый помнит, что был адресован ранее. Этот ведомый сравнивает первые семь бит адреса со своим адресом, а также удостоверяется, что бит направления равен “единице”. При совпадении ведомый полагает, что он адресован как передатчик и генерирует подтверждение (А3). Ведомый-передатчик остается адресованным до прихода сигнала СТОП или сигнала повторного СТАРТА с другим адресом. После сигнала повторного СТАРТА все другие устройства также сравнивают первые семь бит со своим адресом и проверяют бит направления. Однако, ни одно из них не адресуется, так как бит направления равен “единице” (для 10-битных устройств), или такого адреса не существует (для 7-битных устройств).
• Комбинированный формат. Ведущий передает данные ведомому, а потом читает данные с этого же ведомого (рис 31). Один ведущий занимает шину на все время пересылки. Направление пересылки меняется после второго бита направления
• Комбинированный формат. Ведущий передает данные одному ведомому, а потом передает данные другому ведомому (рис. 32). Один ведущий занимает шину на все время пересылки
• Комбинированный формат. 10-Битная и 7-битная адресация применяются в одной посылке (рис. 33). После каждого сигнала СТАРТ или повторный СТАРТ передается 10-битный или 7-битный адрес. Рисунок 33 показывает, как ведущий передает данные ведомому с 7-битным адресом, а потом передает данные второму ведомому с 10-битным адресом. Один ведущий занимает шину на все время пересылки.

Рисунок 32. Комбинированный формат. Ведущий передает данные двум ведомым, оба 10-битные

1. Адрес ведомого (первые 7 бит)
2. Запись
3. Адрес ведомого (второй байт)
4. Данные
5. Сигнал повторный СТАРТ
6. Сигнал СТОП

Урок 16

Часть 1

Интерфейс TWI (I2C)

Опыт нашей предыдущей работы с микроконтроллерами AVR показал то, что мы уже многому научились, в том числе общаться с внешними устройствами типа ПК. Теперь, я думаю, все понимают, что этого недостаточно. Есть масса устройств и датчиков, которые нам хочется подключить к микроконтроллера и, мало того, ещё ими и поуправлять, забрать у них какие-то данные. Только данные девайзы подключаются к МК с помощью проводов и существует несколько видов подключений. Один из таких видов — шина I2C . Данный интерфейс является авторской разработкой компании Phillips и поэтому Atmel, чтобы не нарушать авторские права, немного изменила наименование данной шины и назвала её TWI (Two-wire Serial Interface ).

Вот мы сегодня и заёмёмся изучением данного интерфейса, а также в данном уроке мы попробуем его как-то и использовать, что-то к нему подключить и с этим чем-то по общаться под интерфейсу TWI.

Как мы уже поняли, данный интерфейс предаёт данные по проводам. Причем именно по двум проводам

Как мы видим из данной блок-схемы, у нас есть два провода или контакта — SDA и SCL, подсоединённые к контроллеру к его соответствующим ножкам, а затем к этим проводам мы ещё подключаем какое-нибудь устройство или несколько устройств. Теоретически мы можем подключить до 127 устройств, впоследствии мы поймём, почему именно столько. Ножка SDA отвечает за передачу и приём данных по данной шине, а ножка SCL — это ножка тактирования, таким образом шина I2C является синхронной, что увеличивает стабильность и гарантированность передачи данных по ней. Также в данной блок-схеме мы наблюдаем то, что ещё к данным ножкам необходимо подтянуть резисторы на шину питания, причём как правило в каких-то модулях или устройствах данные резисторы уже подтянуты, и. если мы подключим их несколько, то у нас получится ряд параллельно подключенных подтягивающих резисторов, что будет очень нехорошо и придется оставить их в каком-то одном усторйстве, а в других выпаять. Всё это происходит потому, что есть ограничение на номинал данных резисторов в зависимости от определенных условия

Как показала практика, данные резисторы не должны быть сопротивлением более 10 килоом и менее 4,7 килоом.

Также, само собой, сигналы должны быть толерантными к логическим уровням нашего МК, поэтому подключенные устройства должны быть соответствующим образом запитаны, а также общий провод устройств и контроллера также должен быть объединён.

Хочу подчеркнуть, что данный интерфейс в микроконтроллрах AVR реализован на аппаратном уровне. Можно также организовывать его и программным способом, путём включение в определённое время двух любых ножек портов в определенные логические состояния, но само собой, аппаратная организация всегда лучше по всем показателям. Программная реализация как правило используется, если не хватит одной шины, но как правило хватает, так как мы выше уже видели, что устройств можно к одной шине подключить несколько. Таким образом, мы будем рассматривать именно аппаратную реализацию — на уровне регистров контроллера.

В сдедующей блок-схеме мы видим следующие регистры интерфейса TWI в контроллере Atmega8

Давайте с ними кратко ознакомимся.

Регистр TWBR — это регистр, в котором мы устанавливаем значения для обеспечения определённой скорости шины. Устройства, которые мы подключаем по I2C требуют определённой скорости ну или определённого диапазона скоростей. Расчитывается эта скорость или битрейт по следующей формуле

Как мы видим, в данной формуле для расчета частоты шины участвует частота тактирования контроллера, значение регистра TWBR, а также значение TWPS , судя по формуле представляющий собой предделитель, то есть, чем он больше, тем больше будет коэффициент деления, так как в степерь значения данного регистра мы возводим цифру 4.

Причем TWPS — это не отдельный регистр, а совокупность всего лишь двух битов статусного регистра TWSR , в котором помимо этих битов есть ещё и другие, посредством которых мы будем отслеживать определенные состояния или ошибки обмена данными. Есть перечень кодов статуса, по которым мы и будем узнавать, удачно ли прошла команда или что-то не так.

Также само собой существует ещё и управляющий регистр TWCR , с помощью установки в соответствующее состояния битов которого мы будем определённым образом настраивать нашу шину.

Есть ещё адресный регистр TWAR , с помощью которого, если мы настраиваем контроллер ведущим устройством, мы передаем ведомому устройству 7-битный адрес (отсюда и 127 максимально устройств на шине), по которому-то как раз и будет обращение именно к определённому устройству из всех навешанных на наши два провода. А восьмой бит к адресу будет добавляться для того, чтобы передать, читаем мы данные или пишем. А если у нас контроллер будет настроен как ведомое устройство, то в данном регистре мы будем получать от ведущего адрес и сравнивать его с определённым, чтобы понять, обратился ведущий именно к нам или к кому-то другому.

I 2 C – двухпроводной интерфейс, разработанный корпорацией Philips. В первоначальном техническом требовании к интерфейсу максимальная скорость передачи данных составляла 100 Кбит/с. Однако со временем появились стандарты на более скоростные режимы работы I 2 C. К одной шине I 2 C могут быть подключены устройства с различными скоростями доступа, так как скорость передачи данных определяется тактовым сигналом.

Протокол передачи данных разработан таким образом, чтобы гарантировать надежный прием передаваемых данных.

При передаче данных одно устройство является «Master», которое инициирует передачу данных и формирует сигналы синхронизации. Другое устройство «Slave» - начинает передачу только по команде, пришедшей от «Master».

В микроконтроллерах PIC16CXXX аппаратно реализован режим «Slave» устройства в модуле SSP. Режим «Master» реализуется программно.

Основные термины, используемые при описании работы с шиной I 2 C:

Передатчик – устройство, передающее данные по шине

Приемник – устройство, получающее данные с шины

«Master» - устройство, которое инициирует передачу и формирует тактовый сигнал

«Slave» - устройство, к которому обращается «Master»

Multi-«Master» - режим работы шины I 2 C с более чем одним «Master»

Арбитраж – процедура, гарантирующая, что только один «Master» управляет шиной

Синхронизация – процедура синхронизации тактового сигнала от двух или более устройств

Выходные каскады формирователей сигналов синхронизации (SCL) и данных (SDA) должны быть выполнены по схемам с открытым коллектором (стоком) для объединения нескольких выходов и через внешний резистор подключены к плюсу питания для того, чтобы на шине был уровень «1», когда ни одно устройство не формирует сигнал «0». Максимальная емкостная нагрузка ограничена емкостью 400 пФ.

Инициализация и завершение передачи данных

В то время, когда передача данных на шине отсутствует, сигналы SCL и SDA имеют высокий уровень за счет внешнего резистора.

Сигналы START и STOP формируются «Master» для определения начала и окончания передачи данных соответственно.

Сигнал START формируется переходом сигнала SDA из высокого уровня в низкий при высоком уровне сигнала SCL. Сигнал STOP определяется как переход SDA из низкого уровня в высокий при высоком уровне SCL. Таким образом, при передаче данных сигнал SDA может изменяться только при низком уровне сигнала SCL.

Адресация устройств на шине I 2 C

Для адресации устройств используется два формата адреса:

Простой 7-разрядный формат с битом чтения/записи R/W;

и 10-разрядный формат – в первом байте передается два старших бита адреса и бит записи/чтения, во втором байте передается младшая часть адреса.

Подтверждение приема

При передаче данных после каждого переданного байта приемник должен подтвердить получение байта сигналом ACK.

Если «Slave» не подтверждает получение байта адреса или данных, «Master» должен прервать передачу, сформировав сигнал STOP.

При передаче данных от «Slave» к «Master», «Master» формирует сигналы подтверждения приема данных ACK. Если «Master» не подтвердит приема байта, «Slave» прекращает передачу данных, «отпуская» линию SDA. После этого «Master» может сформировать сигнал STOP.

Для задержки передачи данных «Slave» может установить логический нуль, указывая «Master» о необходимости ожидания. После «отпускания» линии SCL передача данных продолжается.

Передача данных от «Master» к «Slave»

Чтение данных из «Slave»

Использование сигнала повторного START для обращения к «Slave»

Режим Multi-«Master»

Протокол передачи данных I 2 C позволяет иметь более одного «Master» на шине. Для разрешения конфликтов на шине при инициализации передачи используются функции арбитража и синхронизации.

Арбитраж

Арбитраж выполняется на линии SDA при высоком уровне линии SCL. Устройство, которое формирует на линии SDA высокий уровень когда другое передает низкий, теряет право брать «Master» и должно перейти в режим «Slave». «Master», потерявший инициативу на шине, может формировать тактовые импульсы до конца байта, в котором потерял свойства ведущего.

Синхронизация

Синхронизация на шине происходит после выполнения арбитража по отношению к сигналу SCL. При переходе сигнала SCL с высокого уровня в низкий, все заинтересованные устройства начинают отсчитывать длительность низкого уровня. Затем устройства начинают переводить уровень SCL из низкого в высокий согласно требуемой скорости передачи данных. После перехода уровня из низкого в высокое состояние, заинтересованные устройства отсчитывают длительность высокого уровня. Первое устройство, которое переведет сигнал SCL в низкий уровень, определяет параметры тактового сигнала.